DIALOG(R) File 352: Derwent WPI

(c) 2004 Thomson Derwent. All rts. reserv.

010570147 **Image available**
WPI Acc No: 1996-067100/199607

Related WPI Acc No: 1996-066132; 1996-101467; 1996-126429

XRPX Acc No: NO1-287194

Analog signal amplifier for image displays e.g. liquid crystal display, sets response speed of one linear circuit to be greater or lesser than that of other linear circuit, based on level variation of input signal

Patent Assignee: SHARP KK (SHAF)
Inventor: KUBO T; SHIRAKI I; KUBOTA Y

Number of Countries: 004 Number of Patents: 004

Patent Family:

eek
9607 B
0142
9628
9745

Priority Applications (No Type Date): JP 94119225 A 19940531; JP 94119238 A 19940531; JP 94139150 A 19940621; JP 94155014 A 19940706

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 7327185 A 21 H04N-005/66

US 6225866 B1 75 H03F-003/68 Cont of application US 95416370 Div ex application US 9812424

TW 273652 A H03M-001/12 CN 1121232 A G09G-003/00

Abstract (Basic): US 6225866 B

NOVELTY - Parallel connected cascade type linear circuits amplify respective input signals, linearly. Response speed of one linear circuit is greater or lesser than that of other linear circuit, based on reception of increasing or decreasing level change in input signal, respectively.

USE - For image display e.g. liquid crystal display of active matrix driving system.

ADVANTAGE - Enables sufficient writing and holding operations for video signals, even by using devices with inferior performances. Enables to expand linear region in input-to-output characteristics, without need for increasing withstand voltage in transistors.

DESCRIPTION OF DRAWING(S) - The figure shows graph indicating response characteristics of signal amplifier.

Dwg. 38a/54 JP 7327185 A The device has several inverter logic circuits (31) connected between a shift register (11) which generates a fixed period timing signal, and a CMOS sampling switch (13) consisting of an n-channel transistor (13a) and a p-channel transistor (13b). A branch circuit (32), which inputs the fixed period timing signal of the shift register from a first path (32a) and a second path (32b) to a gate terminal of both the n-channel and p-channel transistors, is provided at the inverter logic circuits.

A first output level of the inverter logic circuit is set up at the branch circuit to make an input level of the CMOS sampling switch different to a second output level of the shift register.

ADVANTAGE - Provides small voltage amplitude, sufficient write and conservation of signal with CMOS sampling switch having low breakdown voltage. Briefly performs timing signal level shifting. Simplifies power supply circuitry. Provides small shifting amount between inverter logic circuits, and small delay time and waveform distortion difference of signal. Reduces integrated circuit mounting cost for drive. Displays high definition image.

Dwg. 1/16

?

Title Terms: ANALOGUE; SIGNAL; AMPLIFY; IMAGE; DISPLAY; LIQUID; CRYSTAL; DISPLAY; SET; RESPOND; SPEED; ONE; LINEAR; CIRCUIT; GREATER; LINEAR; CIRCUIT; BASED; LEVEL; VARIATION; INPUT; SIGNAL Derwent Class: P81; P85; T04; U13; U14; U21; U24; W03
International Patent Class (Main): G09G-003/00; H03F-003/68; H03M-001/12; H04N-005/66
International Patent Class (Additional): G09G-003/36; H03F-001/22; H03K-017/687
File Segment: EP1; EngPI

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-327185

(43)公開日 平成7年(1995)12月12日

(51) Int. Cl. 6

識別記号

FΙ

H04N 5/66 G09G 3/36

H03K 17/687

102

9473-5J

H03K 17/687

審査請求 未請求 請求項の数14 OL (全21頁)

(21)出願番号

特願平6-119225

(71)出願人 000005049

シャープ株式会社

(22)出願日 平成6年(1994)5月31日 大阪府大阪市阿倍野区長池町22番22号

(72)発明者 久保田 靖

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 原 謙三

(54) 【発明の名称】サンプリング回路およびそれを用いた画像表示装置

(57)【要約】

【構成】 第2経路32bにおける後段の2個の反転回 路31・31に電源電圧V_{pp}・V_{EE}を与え、その以外の 反転回路31…に電源電圧Vcc・Vssを与える。電源電 圧V_D・V_{EE}を電源電圧V_CC・V_SSに対してプラス側に シフトした値に設定する。このような電源構成により、 映像信号線VLからの低電位側の映像信号をnチャネル トランジスタ13aにより取り込み、高電位側の映像信 号をpチャネルトランジスタ13bにより取り込んでデ ータ信号線SLに与える。

【効果】 サンプリングスイッチ13の導通時における ゲート入力電圧を小さくすることができる。また、上記 のように電源電圧のレベルをシフトさせることにより、 小振幅の信号でも書き込みおよび保持が可能になる。そ れゆえ、耐圧の低い素子を用いた場合にも、回路特性が 損なわれることはない。



【特許請求の範囲】

【請求項1】一定周期のタイミング信号を発生するタイ ミング発生回路と、

並列に接続されたnチャネルトランジスタとpチャネル トランジスタとからなるCMOS構成のサンプリングス イッチと、

上記タイミング発生回路と上記サンプリングスイッチと の間に設けられた複数段の反転回路と、

上記反転回路を含み、上記タイミング発生回路からのタ イミング信号を2つの経路に分岐させてそれぞれを上記 10 サンプリングスイッチにおけるnチャネルトランジスタ のゲートとpチャネルトランジスタのゲートとに与える 分岐回路とを備え、

上記両経路のいずれか一方を通過するタイミング信号の 上記サンプリングスイッチへの入力レベルが上記タイミ ング発生回路の出力レベルと異なるように上記反転回路 の出カレベルが設定されていることを特徴とするサンプ リング回路。

【請求項2】上記両経路のいずれか一方において入力段 の反転回路と出力段の反転回路とにそれぞれ異なる駆動 20 素と、 電圧が与えられることを特徴とする請求項1に記載のサ ンプリング回路。

【請求項3】上記駆動電圧が最高値および最低値の2つ の値に設定されることを特徴とする請求項2に記載のサ ンプリング回路。

【請求項4】上記両経路のいずれか一方において入力段 の反転回路と出力段の反転回路との間に設けられる反転 回路に入出力段の両反転回路に与えられる駆動電圧の中 間値の駆動電圧が与えられることを特徴とする請求項2 に記載のサンプリング回路。

【請求項5】一定周期のタイミング信号を発生するタイ ミング発生回路と、

並列に接続されたnチャネルトランジスタとpチャネル トランジスタとからなるCMOS構成のサンプリングス イッチと、

上記タイミング発生回路と上記サンプリングスイッチと の間に設けられた複数段の反転回路と、

上記反転回路を含み、上記タイミング発生回路からのタ イミング信号を2つの第1および第2経路に分岐させて それぞれを上記サンプリングスイッチにおけるnチャネ 40 ルトランジスタのゲートとpチャネルトランジスタのゲ ートとに与える分岐回路とを備え、

上記第1および第2経路を通過するタイミング信号の上 記サンプリングスイッチへの入力レベルが上記タイミン グ発生回路の出力レベルと異なり、かつ互いに異なるよ うに上記反転回路の出力レベルが設定されていることを 特徴とするサンプリング回路。

【請求項6】上記第1経路において入力段の反転回路に 出力段の反転回路より高い駆動電圧が与えられる一方、 上記第2経路において入力段の反転回路に出力段の反転 50 いる。

回路より低い駆動電圧が与えられることを特徴とする請 求項5に記載のサンプリング回路。

【請求項7】上記第1および第2経路における駆動電圧 がそれぞれ最高値および最低値の2つの値に設定される ことを特徴とする請求項6に記載のサンプリング回路。

【請求項8】上記第1および第2経路において入力段の 反転回路と出力段の反転回路との間に設けられる反転回 路に入出力段の両反転回路に与えられる駆動電圧の中間 値の駆動電圧が与えられることを特徴とする請求項6に 記載のサンプリング回路。

【請求項9】上記分岐回路における反転回路のすべて は、同一の駆動電圧が与えられるとともに駆動電圧を制 限する電圧リミッタが設けられていることを特徴とする 請求項1または5に記載のサンプリング回路。

【請求項10】上記タイミング発生回路および上記反転 回路を構成する各素子が薄膜トランジスタからなること を特徴とする請求項2、3、4、6、7、8または9に 記載のサンプリング回路。

【請求項11】マトリクス状に配されて表示を行なう画

画素にデータを書き込むデータ信号線と、

請求項10に記載のサンプリング回路を有し、上記サン プリングスイッチが上記タイミング発生回路により発生 したタイミング信号に同期して上記データ信号線にデー タを与えるデータ信号線駆動回路とを備えていることを 特徴とする画像表示装置。

【請求項12】少なくとも上記画素および上記データ信 号線駆動回路が絶縁基板上に形成された多結晶シリコン 薄膜または単結晶シリコン薄膜上に設けられていること を特徴とする請求項11に記載の画像表示装置。

【請求項13】上記絶縁基板がガラス基板であり、上記 各素子が600℃以下のプロセス温度で製造されている ことを特徴とする請求項12に記載の画像表示装置。

【請求項14】上記各画素が液晶素子を有していること を特徴とする請求項11、12または13に記載の画像 表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、映像信号等のアナログ 信号をサンプリングするサンプリング回路およびそのサ ンプリング回路を用いた画像表示装置に関するものであ る。

[0002]

【従来の技術】現在、アナログ信号をサンプリングする サンプリング回路は、様々な分野で利用されており、そ れぞれの分野に適した方式に改良が加えられて採用され ている。特に、液晶表示装置等の画像表示装置において は、以下に説明するようなデータ信号線駆動回路に映像 信号をサンプリングするサンプリング回路が用いられて

30

【0003】例えば、アクティブマトリクス駆動方式の 液晶表示装置では、多数の走査信号線と、多数のデータ 信号線とが交差して設けられており、隣接する走査信号 線同士と隣接するデータ線信号線同士とで囲まれた領域 に画素が設けられている。画素は、多数設けられ、マト リクス状に配されている。

【0004】画素は、MOS型のFET(電界効果トラ ンジスタ) からなるスイッチング素子と画素容量とを有 している。スイッチング素子は、走査信号線に与えられ た信号で導通し、データ信号線に与えられたデータ(映 10 像信号)を取り込んで画素容量に供給するようになって いる。

【0005】データ信号線は、データ信号線駆動回路に よってサンプリングされた映像信号が与えられ、走査信 号線は、走査信号線駆動回路により順次選択される。走 査信号線が選択されることにより、各データ信号線に与 えられた映像信号が各画素に書き込まれ、保持される。

【0006】データのデータ信号線への書き込みは、点 順次駆動方式または線順次駆動方式により行われる。

【0007】点順次駆動方式は、サンプリング回路にお 20 いて、シフトレジスタの複数の出力からのパルスに同期 してサンプリングスイッチを開閉させることにより、映 像入力信号線に入力された映像信号を、データ信号線に 書き込むようになっている。この方式では、水平方向の データ線本数をnとすれば、映像信号をデータ信号線に 書き込む時間は、有効水平走査期間(水平走査期間の約 80%)の1/nしかない。このため、大画面化に伴い データ信号線の時定数(容量と抵抗との積)が大きくな ると十分な書き込みができなくなり、表示画像の品位を 損なうおそれがある。

【0008】特に、駆動能力の低いトランジスタでサン プリングスイッチを構成した場合には、この影響が大き くなる。そこで、従来では、書き込み能力を確保するた めに、サンプリングスイッチを構成するトランジスタの チャネル幅を大きくしている。

【0009】一方、線順次駆動方式では、サンプリング 回路において、シフトレジスタの複数の出力からのパル スに同期してサンプリングスイッチを開閉させるのは点 順次駆動方式と同様である。線順次駆動方式では、さら に、映像入力信号線に入力された映像信号を、一旦サン 40 ンプリングスイッチ104の閾値電圧をV₁₀、サンプリ プリング容量に蓄えた後、次の水平走査期間においてバ ッファアンプを介してデータ信号線に出力するようにな っている。

$$\begin{aligned} V_{\text{R}} &= V_{\text{sig}} + V_{\text{in}} + V_{\text{on}} \\ V_{\text{L}} &= -V_{\text{sig}} + V_{\text{in}} - V_{\text{off}} \end{aligned}$$

となる。

【0016】ここで、オンマージンとは、十分な書き込 みを可能にするためにサンプリングスイッチ104の閾 値電圧に上乗せする電圧であり、オフマージンとは、リ ーク電流を十分に低減させるためにサンプリングスイッ 50 は、(1)式および(2)式により、

【0010】一般に、サンプリング容量がデータ信号線 の容量よりも小さいことから、線順次駆動方式によれ ば、映像入力信号線からの書き込み時間は短時間です む。また、負荷の大きいデータ信号線への書き込みに は、水平走査期間が当てられるので、データ信号線への 書き込みを十分行なうことができる。このように、線順 次駆動方式では、点順次駆動方式が抱えていたような問 題は少ない。

【0011】しかし、線順次駆動方式では、サンプリン グ容量に保持された電荷が、サンプリングスイッチのリ ーク電流により時間が経つにつれて減少したり、バッフ ァアンプへのデータ転送時における容量分割により減少 したりといった不都合がある。そこで、この影響を抑え るために、サンプリング容量を増加させることが考えら れるが、こうすることにより、点順次駆動方式と同様な 書き込み不足が生じる可能性がある。したがって、この 場合にもやはり、書き込み能力を確保するために、サン プリングスイッチを構成するトランジスタのチャネル幅 を大きくしなければならない。

【0012】ところで、前記のサンプリング回路は、例 えば、図14に示すように、シフトレジスタ101と、 複数段の反転回路102…を有する増幅回路103と、 nチャネルトランジスタのみからなるサンプリングスイ ッチ104とを備えている。このようなサンプリング回 路では、映像信号線VLからの映像信号をデータ信号線 SLに書き込む際には、シフトレジスタ101の出力信 号が反転回路102…で増幅され、サンプリングスイッ チ104のゲート電極に入力される。

【0013】反転回路102は、図15に示すように、 30 nチャネルトランジスタ102aとpチャネルトランジ スタ102bとが直列に接続された構造になっている。 【0014】書き込み時において、サンプリングスイッ チ104は、導通状態で高電位側の映像信号を十分に書 き込むだけの高いレベルの信号V』を必要とするととも に、遮断状態では低電位側の映像信号を保持するだけの 低いレベルの信号V、を必要とする。したがって、書き 込み時は、サンプリングスイッチ104へのゲート電極 への信号振幅をかなり大きくする必要がある。

【0015】具体的には、映像信号の振幅をViia、サ ングスイッチ104のオンマージン、オフマージンをそ れぞれV。。・V。、、とすれば、信号V。・V、は、

チ104の閾値電圧から差し引く電圧である。上記の各 電圧の代表的な値は、例えば、 $V_{i,i} = 5$ (V)、 $V_{i,i}$ $= 2 (V) , V_{\bullet, \bullet} = 4 (V) , V_{\bullet, \bullet} = 5 (V)$ $v_{\bullet, \bullet} = 5 (V)$ る。したがって、これらの値に基づいた信号V』・V」

 $V_{\rm H} = 5 + 2 + 4 = 11$ (V)

 $V_L = -5 + 2 - 5 = -8$ (V)

となる。このため、Vェ・V」の電圧差である19Vの 電源電圧が必要となり、素子もこれに応じて19Vの耐 圧が要求されることになる。

【0017】また、他のサンプリング回路は、図16に 示すように、シフトレジスタ101と、複数段の反転回 路102…を有する増幅回路105と、サンプリングス イッチ106とを備えている。増幅回路105は、シフ トレジスタ101から3段目の反転回路102・102 10 で2つの信号経路に分岐しており、それぞれの信号経路 に複数段の反転回路102…が設けられている。

[0018] サンプリングスイッチ106は、nチャネ ルトランジスタ106aとpチャネルトランジスタ10 6 bとが並列に接続されたCMOS構成である。このサ ンプリングスイッチ106では、低電位側の映像信号が nチャネルトランジスタ106aにより書き込まれ、高 電位側の映像信号がpチャネルトランジスタ106bに より書き込まれるようになっている。

信号は、反転回路102…および必要に応じて設けられ る幾つかの論理回路(図示せず)を介して、nチャネル トランジスタ106aおよびpチャネルトランジスタ1 06 bに入力される。反転回路102…は、駆動力の小 さいシフトレジスタ101の出力信号によりチャネル幅 の大きい(入力負荷の大きい)サンプリングスイッチ1 06を駆動するため、および信号の位相(極性)を合わ せるために設けられている。一方、論理回路は、必要最 小限の映像信号のみをサンプリングするようにサンプリ ングのタイミングを制御する目的で設けられている。

【0020】nチャネルトランジスタ106aおよびp チャネルトランジスタ106bへの入力信号は、互いに 逆位相となる必要がある。このため、nチャネルトラン

$$V_{II} = V_{sig} + V_{ip} + V_{off}$$

 $V_{L} = -V_{sig} + V_{ip} - V_{off}$

となる。

【0025】上記の各電圧の代表的な値は、例えば、V $V_{ip} = 5 \text{ (V)}, V_{ip} = 2 \text{ (V)}, V_{ip} = -2 \text{ (V)},$ V。(= 5 (V) である。したがって、これらの値に基 づいた信号 $V_{\scriptscriptstyle \rm I\!I}$ ・ $V_{\scriptscriptstyle \rm L\!I}$ は、(3) 式および(4) 式によ 40 チング素子の駆動能力の向上や、上記の駆動用 I C の実

 $V_{\rm H} = 5 - 2 + 4 = 8 \text{ (V)}$

 $V_L = -5 + 2 - 5 = -8$ (V)

となる。このため、V_k・V_kの電圧差である16Vの 電源電圧が必要となり、素子もこれに応じて16Vの耐 圧が要求されることになる。

[0026]

【発明が解決しようとする課題】従来のアクティブマト リクス型液晶表示装置では、スイッチング素子の基板材 料として透明基板上に形成された非結晶シリコン薄膜が 50

ジスタ106aへの信号経路における反転回路102… とpチャネルトランジスタ106bへの信号経路におけ る反転回路102…との個数差は、奇数個(通常1個) となる。

【0021】一般に、上記のようなサンプリング回路 は、単一の電源(ここではVccおよびVss)により駆動 されるため、両トランジスタ106a・106bのゲー ト電極への入力信号の電圧レベルは同一である。そし て、その電圧レベルは、両トランジスタ106a・10 6 bのそれぞれが、完全に遮断状態になり得るように与

【0022】上記の電圧レベルは、トランジスタ106 a・106bの導通時に、映像信号をデータ信号線SL に十分書き込むだけの大きさが必要であり、トランジス タ106a・106bの遮断時に、すでに書き込まれた 映像信号が次に書き込みが行なわれるまで保持されるよ うな大きさでなければならない。ここで、閾値電圧以下 の領域でも、トランジスタ106a・106bのリーク 電流は無視できないレベルであり、十分な保持特性を得 【0019】書き込み時、シフトレジスタ101の出力 20 るためにはある程度の逆パイアス (nチャネルトランジ スタ106aでは負バイアス)が必要となる。

> 【0023】 通常、一方の電極 (nまたはp) のトラン ジスタに完全に遮断するようなバイアスが与えられたと き、他方の電極のトランジスタは十分に導通し、映像信 号の十分な書き込みが可能になるので、通常時の電圧に ついてはあまり考慮しなくてもよい。つまり、トランジ スタが完全に遮断するような電圧が必要になるのであ

【0024】具体的には、映像信号の振幅をViia、n 30 チャネルトランジスタ106aの閾値電圧をV.。、pチ ャネルトランジスタ106bの閾値電圧をVip、サンプ リングスイッチ106のオフマージンをV。,, とすれ ば、信号Vェ・V」は、

用いられていた。また、その液晶表示装置は、走査信号 線駆動回路およびデータ信号線駆動回路を外付けの駆動 用ICとして備える構成であった。

【0027】これに対し、近年、大画面化に伴うスイッ 装コストの低減等の要求から、マトリクス状に配された 画素からなる画素アレイと上記の両駆動回路とを多結晶 シリコン薄膜上にモノリシックに形成する技術が提案さ れ、すでに報告されている。また、より大画面化および 低コスト化を目指して、ガラスの歪み点(約600℃) 以下のプロセス温度でスイッチング素子等をガラス基板 上の多結晶シリコン薄膜上に形成することも試みられて いる。

【0028】しかしながら、前記のようなサンプリング 回路が多結晶シリコン薄膜トランジスタにより形成され る構成では、素子の特性に起因する様々な問題が発生する。

【0029】まず、素子の耐圧が単結晶シリコン基板上のトランジスタに比べて低い(ストレス印加時の劣化が大きい)という問題がある。特に、ガラス基板上に形成された多結晶シリコン薄膜トランジスタでは、その傾向が顕著に現れる。実際には、製造プロセス、素子の構造、チャネル長さ等によっても素子の耐圧が変わるが、トランジスタにおけるソースードレイン間の耐圧は15 V程度である。

[0030] また、多結晶シリコン薄膜トランジスタは、単結晶シリコントランジスタに比べると、キャリアの移動度が約1桁小さいため、その駆動能力が大きく劣っている。このため、高電位側の映像信号を十分書き込むには、導通状態時に、より高いレベルの信号が必要になる。

【0031】さらに、多結晶シリコン薄膜トランジスタには、サブスレッショルド係数が大きいため、従来のオフマージンではリーク電流が大きいという問題もある。このため、低電位側の映像信号を保持できるようになるまでにリーク電流を抑えるには、遮断状態時に、より低いレベルの信号が必要となる。

【0032】したがって、多結晶シリコン薄膜トランジスタは、キャリアの移動度およびサブスレッショルド係数の点から、単結晶シリコントランジスタよりも、より大きな振幅の信号が必要となる。しかしながら、サンプリングスイッチ104および増幅回路103を多結晶シリコン薄膜トランジスタで構成した場合、その素子は、耐圧が低くなるため、高い電圧の印加が不可能である。その結果、映像信号の書き込みが不足したり、あるいは30リークによる映像信号の変動が発生し、表示画像の品位を損なう可能性がある。

【0033】そこで、サンプリングスイッチ106を採用すれば、必要とされる信号の振幅は幾分小さくなる。ところが、それでもなお、多結晶シリコン薄膜トランジスタの耐圧を越える場合があり、サンプリングスイッチ104を採用した構成と同様に、映像信号の書き込み不足、またはリークによる映像信号の変動により、表示画像の品位を損なう可能性がある。

【0034】このように、特性の面で単結晶シリコントランジスタより劣るトランジスタ群で構成された駆動回路を採用した場合、十分な書き込みを行なうことができなくなるという不都合があった。

【0035】本発明は、上記の事情に鑑みてなされたものであって、性能の低い素子においても、映像信号の十分な書き込みと保持が可能なサンプリング回路、およびそれを用いた画像表示装置を提供することを目的としている。

[0036]

【課題を解決するための手段】本発明のサンプリング回 50

路は、上記の課題を解決するために、以下のように構成っ されている。

【0037】すなわち、請求項1に記載のサンプリング回路は、一定周期のタイミング信号を発生するタイミング発生回路と、並列に接続されたnチャネルトランジスタとpチャネルトランジスタとからなるCMOS構成のサンプリングスイッチと、上記タイミング発生回路と上記サンプリングスイッチとの間に設けられた複数段の反転回路と、上記反転回路を含み、上記タイミング発生回路のタイミング信号を2つの経路に分岐させてそれぞれを上記サンプリングスイッチにおけるnチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとに与える分岐回路とを備え、上記両経路のうちいずれか一方を通過するタイミング信号の上記サンプリングスイッチへの入力レベルが上記タイミング発生回路の出力レベルが設定されていることを特徴としている。

【0038】請求項2に記載のサンプリング回路は、上記請求項1に記載のサンプリング回路であって、上記両経路のいずれか一方において入力段の反転回路と出力段の反転回路とにそれぞれ異なる駆動電圧が与えられることを特徴としている。

【0039】請求項3に記載のサンプリング回路は、上記請求項2に記載のサンプリング回路であって、上記駆動電圧が最高値および最低値の2つの値に設定されることを特徴としている。

【0040】請求項4に記載のサンプリング回路は、請求項2に記載のサンプリング回路であって、上記両経路のいずれか一方において入力段の反転回路と出力段の反転回路との間に設けられる反転回路に入出力段の両反転回路に与えられる駆動電圧の中間値の駆動電圧が与えられることを特徴としている。

【0041】請求項5に記載のサンプリング回路は、一定周期のタイミング信号を発生するタイミング発生回路と、並列に接続されたnチャネルトランジスタとpチャネルトランジスタとからなるCMOS構成のサンプリングスイッチと、上記タイミング発生回路と上記サンプリングスイッチとの間に設けられた複数段の反転回路と、上記反転回路を含み、上記タイミング発生回路からのタイミング信号を2つの第1および第2経路に分岐させてそれぞれを上記サンプリングスイッチにおけるnチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとpチャネルトランジスタのゲートとに与える分岐回路とを備え、上記第1および第2経路を通過するタイミング信号の上記サンプリングスイッチへの入力レベルが上記タイミング発生回路の出力レベルが設定されていることを特徴としている。

【0042】請求項6に記載のサンプリング回路は、上記請求項5に記載のサンプリング回路であって、上記第1経路において入力段の反転回路に出力段の反転回路よ

り高い駆動電圧が与えられる一方、上記第2経路におい て入力段の反転回路に出力段の反転回路より低い駆動電 圧が与えられることを特徴としている。

【0043】請求項7に記載のサンプリング回路は、上 記請求項6に記載のサンプリング回路であって、上記第 1および第2経路における駆動電圧がそれぞれ最高値お よび最低値の2つの値に設定されることを特徴としてい

【0044】請求項8に記載のサンプリング回路は、上 記請求項6に記載のサンプリング回路であって、上記第 10 スタとにそれぞれ与えられる。また、分岐回路におい 1および第2経路において入力段の反転回路と出力段の 反転回路との間に設けられる反転回路に入出力段の両反 転回路に与えられる駆動電圧の中間値の駆動電圧が与え られることを特徴としている。

【0045】請求項9に記載のサンプリング回路は、上 記請求項1または5に記載のサンプリング回路であっ て、上記分岐回路における反転回路のすべては、同一の 駆動電圧が与えられるとともに、駆動電圧を制限する電 圧リミッタが設けられていることを特徴としている。

【0046】請求項10に記載のサンプリング回路は、 上記請求項2、3、4、6、7、8または9に記載のサ ンプリング回路であって、上記タイミング発生回路およ び上記反転回路を構成する各素子が薄膜トランジスタか らなることを特徴としている。

【0047】請求項11に記載の画像表示装置は、マト リクス状に配されて表示を行なう画素と、画素にデータ を書き込むデータ信号線と、請求項10に記載のサンプ リング回路を有し、上記サンプリングスイッチが上記タ イミング発生回路により発生したタイミング信号に同期 して上記データ信号線にデータを与えるデータ信号線駆 30 動回路とを備えていることを特徴としている。

【0048】請求項12に記載の画像表示装置は、上記 請求項11に記載の画像表示装置であって、少なくとも 上記画素および上記データ信号線駆動回路が絶縁基板上 に形成された多結晶シリコン薄膜または単結晶シリコン 薄膜上に設けられていることを特徴としている。

【0049】請求項13に記載の画像表示装置は、上記 請求項12に記載の画像表示装置であって、上記絶縁基 板がガラス基板であり、上記各素子が600℃以下のプ ロセス温度で製造されていることを特徴としている。

【0050】請求項14に記載の画像表示装置は、上記 請求項11、12または13に記載の画像表示装置であ って、上記画素が液晶素子を有していることを特徴とし ている。

[0051]

【作用】請求項1に記載のサンプリング回路では、タイ ミング発生回路からのタイミング信号が複数の反転回路 で増幅される。また、タイミング信号は、タイミング発 生回路から出力された時点で1系統であるが、分岐回路 の2つの経路により2系統に分けられ、サンプリングス イッチのnチャネルトランジスタとpチャネルトランジ て、一方の経路を通過するタイミング信号は、反転回路 によりレベルシフトされ、サンプリングスイッチへの入 カレベルがタイミング発生回路の出力レベルと異なる値 となる。

【0052】これにより、例えば、pチャネルトランジ スタのゲート入力電圧が、nチャネルトランジスタのゲ ート入力電圧より高く設定される。あるいは、nチャネ ルトランジスタのゲート入力電圧が、pチャネルトラン ジスタのゲート入力電圧より低く設定される。

【0053】サンプリングスイッチでは、低電位側の映 像信号がnチャネルトランジスタにより書き込まれ、高 電位側の映像信号がpチャネルトランジスタにより書き 込まれるので、導通状態時にはあまり大きな電圧は必要 ない。また、中心付近の映像信号は、両トランジスタに より書き込まれるので、半分のオンマージンで映像信号 の中心電圧が書き込みができればよい。

【0054】映像信号が中心電圧(0V)付近であると き、nチャネルトランジスタおよびpチャネルトランジ スタのいずれも導通状態にある。したがって、nチャネ ルトランジスタとpチャネルトランジスタとが同等の駆 動力を備えておれば、それぞれが本来必要とされる駆動 カの1/2の駆動力で十分な書き込みを行なうことがで

【0055】ここで、サンプリングされる信号としての 映像信号の振幅をViia、nチャネルトランジスタの閾 値電圧とpチャネルトランジスタの閾値電圧とをそれぞ れV.。・V.。、サンプリングスイッチのオンマージンと オフマージンとをそれぞれV。。・V。,, とすれば、nチ ャネルトランジスタ(nMOS)のゲートとpチャネル 40 トランジスタ (pMOS) のゲートとにそれぞれ与えら れる信号V(H)・V(L)は、

nMOS: V (H) =
$$0 + V_{10} + V_{00} / 2$$
 ... (5)
V (L) = $-V_{11g} + V_{10} - V_{0ff}$... (6)
pMOS: V (H) = $V_{11g} + V_{10} + V_{0ff}$... (7)
V (L) = $0 + V_{10} - V_{00} / 2$... (8)

となる。

【0056】上記の各電圧の代表的な値は、例えば、V $v_{ij} = 5 \text{ (V)}, V_{ij} = 2 \text{ (V)}, V_{ij} = -2 \text{ (V)},$ $V_{on} = 4$ (V) $V_{orr} = 5$ (V) ratio 50 V (L) = -5 + 2 - 5 = -8 (V)

て、これらの値に基づいた信号V(H)・V(L)は、 (5) 式ないし(8) 式により、

$$nMOS: V (H) = 0 + 2 + 4/2 = 4 (V)$$

pMOS: V(H) = 5 - 2 + 5 = 8(V) V(L) = 0 - 2 - 4 / 2 = -4(V) となる。このため、n チャネルトランジスタおよびp チャネルトランジスタの双方で、 $V(H) \cdot V(L)$ の電圧差である 12V の電源電圧で動作が可能となる。したがって、素子の耐圧も 12V が確保されればよいことになる。

【0057】これにより、例えば、タイミング発生回路の出力レベルが上記pMOSと同じである場合、nチャネルトランジスタにタイミング信号を与える経路におい 10 てのみ、タイミング信号が上記nMOSのようにレベルシフトされる。また、タイミング発生回路の出力レベルが上記nMOSと同じである場合、pチャネルトランジスタにタイミング信号を与える経路においてのみ、タイミング信号が上記pMOSのようにレベルシフトされる。

【0058】このようにはベルシフトさせることにより、サンプリングスイッチの両トランジスタに必要最低限の電圧を印加すればよく、その電圧振幅を小さくすることができる。それゆえ、サンプリングスイッチおよび20その前段の回路(反転回路等)を構成する素子に印加される電圧を低くすることができ、耐圧の低い素子によっても、信号の十分な書き込みおよび保持を可能にすることができる。

【0059】請求項2に記載のサンプリング回路では、 反転回路の出力レベルが反転回路に与えられる駆動電圧 により決まる。これにより、レベルシフトを行なう経路 において、入力段の反転回路と出力段の反転回路とにそ れぞれ異なる駆動電圧が与えられることで、タイミング 信号がレベルシフトされる。

【0060】例えば、レベルシフトを行なう経路において、入力段の反転回路にV(H)=4V、V(L)=-8Vの駆動電圧が与えられ、出力段の反転回路にV(H)=8V、V(L)=-4Vの駆動電圧(タイミング発生回路の駆動電圧と同じ)が与えられる構成では、pチャネルトランジスタの所要のゲート入力電圧にまでタイミング信号のレベルシフトが行なわれる。それゆえ、反転回路を駆動するための電源の出力を上記のように複数系統とすることにより、容易にタイミング信号のレベルシフトを行なうことができる。

【0061】請求項3に記載のサンプリング回路では、 駆動電圧が最高値および最低値の2つの値に設定されて いるので、反転回路を駆動するための電源の出力も2系 統になる。このように、電源出力を必要最小に限定する ことにより、電源の構成が簡単になる。

【0062】請求項4に記載のサンプリング回路では、タイミング信号が、一方の経路において入力段から出力 段まで徐々にレベルシフトされる。それゆえ、各段の反 転回路間のシフト量を小さくすることができる。

【0063】シフト量が大きい場合、シフトしない場合 50

に比べて信号の波形歪みおよび遅延時間が大きく異なるとともに、電圧条件によっては貫通電流が流れて消費電力の増大を招く。しかしながら、上記のようにシフト量が小さくなることで、信号をシフトさせない場合との信号の波形歪みおよび遅延時間の差を小さくすることができ、また、消費電力の増大を回避することができる。

【0064】請求項5に記載のサンプリング回路では、分岐回路において、第1および第2経路を通過するタイミング信号は、反転回路によりレベルシフトされ、サンプリングスイッチへの入力レベルがタイミング発生回路の出力レベルと異なる値となる。また、両タイミング信号は、それぞれ異なる値となっている。

【0065】したがって、請求項5に記載のサンプリング回路では、請求項1に記載のサンプリング回路と同様に、nチャネルトランジスタおよびpチャネルトランジスタの双方で低い電源電圧により動作が可能となる。それゆえ、各素子に印加される電圧を低くすることができ、耐圧の低い素子によっても信号の十分な書き込みおよび保持を可能にすることができる。

[0066] 請求項6に記載のサンプリング回路は、反転回路の出力レベルが反転回路の駆動電圧により決まることを利用している。このサンプリング回路では、タイミング信号が、第1経路において出力段の反転回路で入力段の反転回路より低いレベルにシフトされ、第2経路において出力段の反転回路で入力段の反転回路より高いレベルにシフトされる。したがって、反転回路を駆動するための電源の出力を上記のように複数系統とすることにより、容易にタイミング信号のレベルシフトを行なうことができる。

[0067]請求項7に記載のサンプリング回路では、第1および第2経路における駆動電圧が最高値および最低値の2つの値に設定されているので、両経路で反転回路の駆動用として必要な電源は出力がそれぞれ2系統ずつになる。このように、各経路での電源の出力系統を必要最小に限定することにより、電源の構成が簡単になる。また、両経路でそれぞれ1つの駆動電圧を同じ値にすれば、両経路の駆動電圧が3つの値になり、より電源の構成が簡単になる。

【0068】請求項8に記載のサンプリング回路では、40 タイミング信号が、第1および第2経路において入力段から出力段まで徐々にレベルシフトされる。それゆえ、各段の反転回路間のシフト量を小さくすることができる。これにより、第1および第2経路によるタイミング信号のシフト量をそろえることができ、第1および第2経路の間での信号の波形歪みおよび遅延時間の差を小さくすることができる。また、シフト量が小さくなるので、貫通電流に起因する消費電力の増大を回避することができる。

[0069] 請求項9に記載のサンプリング回路では、 分岐回路におけるすべての反転回路が同一の駆動電圧で

駆動されるので、それらの反転回路を駆動するための電源は出力が1系統だけでよい。また、反転回路に電圧リミッタが設けられることにより、反転回路の出力レベルをそれぞれ異ならせることができ、請求項1または5に記載のサンプリング回路と同様な信号のレベルシフトを実現することができる。

【0070】請求項10に記載のサンプリング回路では、単結晶基板上のトランジスタに比べて特性が劣る薄膜トランジスタにより上記各素子が形成されている。すなわち、上記各素子の耐圧が低い請求項2、3、4、6、7、8または9に記載のサンプリング回路では、薄膜トランジスタを用いることにより、耐圧の低さを補うことができる。

【0071】請求項11に記載の画像表示装置では、データ信号線駆動回路が請求項10に記載のサンプリング回路を有していることにより、映像信号の十分な書き込みと保持とを行なうことができ、表示品位の優れた画像の表示が可能になる。

【0072】請求項12に記載の画像表示装置では、絶縁基板上に形成された多結晶シリコン薄膜または単結晶20シリコン薄膜上に設けられた画素およびデータ信号線駆動回路は、単結晶基板上のシリコントランジスタに比べて劣っている。それゆえ、このような構成を用いることにより、サンプリング回路の各素子の耐圧の低さを補うことができる。

【0073】請求項13に記載の画像表示装置では、絶縁基板がガラス基板であり、上記各素子が600℃以下のプロセス温度で製造されているので、やはり各素子の特性が単結晶基板上のシリコントランジスタに比べて劣るが、サンプリング回路の各素子の耐圧が低いので、上30記と同様に問題はない。

【0074】請求項14に記載の画像表示装置は、画素が液晶素子を有するアクティブマトリクス型の液晶表示装置であり、この液晶表示装置では、液晶の劣化防止のために液晶の反転駆動を行なうが、液晶に与えられる映像信号の振幅は液晶駆動電圧の2倍になる。このような信号を高速で書き込みかつ保持を行なう構成においても、低耐圧の素子を用いたサンプリング回路が好適である。

[0075]

【実施例】本発明の第1の実施例について図1ないし図13に基づいて説明すれば、以下の通りである。

【0076】〔画像表示装置の基本構成〕本実施例に係る画像表示装置は、アクティブマトリクス駆動方式の液晶表示装置であり、図2に示すように、画素アレイ1と、走査信号線駆動回路2と、データ信号線駆動回路3とを備えている。画素アレイ1には、多数の走査信号線GL, GL, …と、多数のデータ信号線SL, SL, …とが垂直に交差して配されている。また、隣接する走査信号線GL・GLと隣接するデータ信号線SL・

SLとで囲まれた領域には、画素4が1つずつ設けられており、全体で画素4…はマトリクス状に配されている。

【0077】画素4は、図3に示すように、スイッチング素子5および画素容量6を有している。スイッチング素子5は、例えばMOS型のFETにより構成されており、ゲートが走査信号線GLに接続されている。画素容量6は、液晶素子としての液晶容量6aと補助容量6bとからなっている。

【0078】液晶容量6aおよび補助容量6bの一方の電極は、スイッチング素子5のドレインおよびソースを介してデータ信号線SLに接続されている。液晶容量6aの他方の電極は、全画素4…に共通の共通電極線7に接続され、補助容量6bの他方の電極は、スイッチング素子5のゲートが接続される走査信号線GLの次段の走査信号線GL、または共通電極線7に接続されている。

[0079] このように構成される画素4は、液晶容量6aに印加される電圧により、液晶の透過率または反射率が変調され、画像の表示を担うようになっている。

【0080】データ信号線駆動回路3は、入力されたアナログの映像信号DATAを、一定周期のタイミング信号TIMに同期してサンプリングし、必要に応じて増幅して各データ信号線 SL_{i+1} …に与えるようになっている。走査信号線駆動回路2は、タイミング信号TIMに同期して走査信号線 GL_{i+1} …を順次選択して、画素4 …内のスイッチング素子5 の開閉を制御することにより、各データ信号線 SL_{i+1} …に与えられたサンプリングデータ(映像信号)を各画素4 …に書き込ませるとともに、書き込まれたデータを保持させるようになっている。

【0081】データ信号線駆動回路3は、次に述べる点順次駆動方式または線順次駆動方式により構成が異なっている。

【0082】点順次駆動方式によるデータ信号線駆動回路3は、図4に示すように、シフトレジスタ11と、複数の増幅回路(図中、AMP)12…と、複数のサンプリングスイッチ(図中、SS)13…とを備えている。【0083】タイミング発生回路としてのシフトレジスタ11は、入力されたスタートパルスSTRを、クロック信号CLKの立ち上がりまたは立ち下がりに同期してシフトさせるようになっており、m個の出力端子からシフトパルスN、~N。を出力するようになっている。

【0084】シフトレジスタ11は、図5に示すように、1段が、クロックト反転回路21・21と反転回路22とにより構成されている。この図5では、2段目までの構成が表されているが、その後段にも同様な回路が複数設けられている。クロックト反転回路21と反転回路22とは直列に接続され、反転回路22ともう1つのクロックト反転回路21とは並列にかつ互いに逆向きに接続されている。そして、直列に接続されたクロックト

反転回路21と反転回路22との間から出力端子OUT , ・OUT,,, …が取り出されるようになっている。

【0085】上記のシフトレジスタ11では、クロック 信号CLKの立ち上がりまたは立ち下がりに同期して、 信号の取り込みおよび保持を繰り返すようになってい る。すなわち、入力された信号は、クロック信号CLK の立ち上がりまたは立ち下がりに同期して出力側へ1段 ずつシフトされていく。

【0086】図6の(a)に示すクロックト反転回路2 1は、詳しくは、図6の(b)に示すように構成されて いる。すなわち、クロックト反転回路21は、2個のp チャネルトランジスタ21a・21bと、2個のnチャ ネルトランジスタ21c・21dとが直列に接続されて いる。このクロックト反転回路21は、クロック信号C LKが入力されたときのみ反転信号を出力する一方、ク・ ロック信号CLKが入力されないときに開放状態にな

【0087】電源に接続されたpチャネルトランジスタ 21 aおよび接地された n チャネルトランジスタ 21 d に接続されたpチャネルトランジスタ21bおよびnチ ャネルトランジスタ21cの一方の電極は、ともに接続 されて信号の出力部となっている。また、pチャネルト ランジスタ21bのゲートには反転クロック信号/CL Kが入力され、nチャネルトランジスタ21cのゲート にはクロック信号CLKが入力される。

【0088】増幅回路12…は、シフトレジスタ11か らのタイミング信号としてのシフトパルスN、~N。を 増幅するとともに、必要に応じてシフトパルスN₁ ~N ■ を反転させた反転信号を出力するようになっている。 【0089】サンプリングスイッチ13…は、増幅回路 12を経たシフトパルスN, ~N。に同期して開閉する スイッチング素子であり、後述のようにCMOS構成の トランジスタからなっている。このサンプリングスイッ チ13…は、シフトパルスN, ~N。により閉じると、 映像信号線VLから入力された映像信号を、データ信号 線SL、~SL、に与えるようになっている。

【0090】一方、線順次駆動方式によるデータ信号線 駆動回路3は、図7に示すように、シフトレジスタ11 と、複数の増幅回路(図中、AMP)12…と、複数の40 サンプリングスイッチ(図中、SS,)14…と、サン プリングスイッチ (図中、SS,) 15…と、サンプリ ング容量16…と、ホールド容量17…と、パッファア ンプ18…とを備えている。

【0091】サンプリングスイッチ14・15は、前記 のサンプリングスイッチ13と同タイプのスイッチング 素子であり、直列に接続されている。サンプリングスイ ッチ14は、増幅回路12を経たシフトパルスN。~N 。に同期して開閉し、サンプリングスイッチ15は、デ ータ転送信号線TRFにて転送されてきた制御信号に同 50 干シフトした値に設定されている。

期して開閉するようになっている。

【0092】サンプリング容量16は、サンプリングス イッチ14の出力段に設けられており、サンプリングス イッチ14によりサンプリングされたデータ(映像信 号)を蓄えるようになっている。また、ホールド容量1 7は、サンプリングスイッチ15の出力段に設けられて おり、サンプリングスイッチ15によりサンプリング容 量16から転送されたデータ(映像信号)を蓄えるよう になっている。そして、バッファアンプ18は、ホール ド容量17のさらに後段に設けられている。

【0093】上記のように構成されるデータ信号線駆動 回路3では、ある水平走査期間において、映像信号線V Lに入力された映像信号が、サンプリングスイッチ14 …によりサンプリングされた後、一旦サンプリング容量 16…に蓄えられる。そして、蓄えられたサンプリング データ(電荷)は、次の水平走査期間においてサンプリ ングスイッチ15…を介してホールド容量17に転送さ れて保持される。

【0094】そして、次の水平走査期間において、ホー のゲートは、信号の入力部となっている。隣接して互い 20 ルド容量17に保持されている電圧と同じレベルの信号 が、パッファアンプ18…を介してデータ信号線SL ~SL。に出力される。ホールド容量17は、データ信 号線SL、~SL、の容量に比べて小さいので、電荷の 容量分割によってデータ信号線SL、~SL。に書き込 まれる信号のレベルが小さくなる。このため、バッファ アンプ18により信号の増幅が行なわれる。

> 【0095】ここで、上記のシフトレジスタ11、増幅 回路12およびサンプリングスイッチ13からなるサン プリング回路の詳細について以降の第1ないし第6のサ 30 ンプリング回路について説明する。

【0096】〔第1のサンプリング回路〕図1に示すよ うに、第1のサンプリング回路における増幅回路12 は、複数の反転回路31…を備えている。この増幅回路 12において、シフトレジスタ11の1つの出力端子か ら2段の反転回路31・31が設けられ、これらの反転 回路31には、電源電圧Vcc・Vssが与えられている。 【0097】さらに、その後段には、分岐された第1経 路32aと第2経路32bとを有する分岐回路32が設 けられている。第1経路32aには4段の反転回路31 …が設けられており、第2経路32bには3段の反転回 路31…が設けられている。

【0098】第1経路32aにおいては、すべての反転 回路31…に電源電圧Vcc・Vssが与えられている。一 方、第2経路32bにおいては、初段の反転回路31に 電源電圧Vcc・Vssが与えられ、それに続く2段の反転 回路31・31に電源電圧V。。・Veeが与えられてい る。電源電圧V゚゚゚・V゚゚の電位差と電源電圧V゚゚、・V゚゚。 の電位差とは、ともに等しく設定されており、電源電圧 V_{pp}・V_{ee}は電源電圧V_{cc}・V_{ss}に対してプラス側に若

【0099】サンプリングスイッチ13は、nチャネル トランジスタ13aとpチャネルトランジスタ13bと が並列に接続されたCMOS構成のスイッチング素子で ある。nチャネルトランジスタ13aのゲートには、第 1経路32aの出力段の反転回路31が接続されてい る。pチャネルトランジスタ13bのゲートには、第2 経路32bの出力段の反転回路31が接続されている。 また、両トランジスタ13a・13bは、ソースがとも

$$V_{cc} = 0 + V_{in} + V_{on} / 2$$

$$V_{ss} = -V_{sig} + V_{in} - V_{off}$$

$$V_{pp} = V_{sig} + V_{ip} + V_{off}$$

$$V_{EE} = 0 + V_{ip} - V_{on} / 2$$

となる。

【0101】上記の各電圧の代表的な値は、例えば、V $V_{10} = 5 \text{ (V)}, V_{10} = 2 \text{ (V)}, V_{10} = -2 \text{ (V)},$ $V_{\bullet \bullet} = 4$ (V) $V_{\bullet \bullet \bullet} = 5$ (V) $V_{\bullet \bullet} = 5$ (V) $V_{\bullet \bullet} = 5$ て、これらの値に基づいた電源電圧Vcc・Vss・Vpp・ V_Eは、(9) 式ないし(12) 式により、

 $V_{cc} = 0 + 2 + 4 / 2 = 4$ (V)

 $V_{ss} = -5 + 2 - 5 = -8$ (V)

 $V_{pp} = 5 - 2 + 5 = 8$ (V)

 $V_{EE} = 0 - 2 - 4 / 2 = -4$ (V)

となる。これにより、電源電圧Vcc・Vssの電位差およ び電源電圧V」。・Vェの電位差がともに12Vとなり、 第1のサンプリング回路は、低い電源電圧で動作が可能 となる。したがって、素子の耐圧も12Vが確保されれ ばよいことになる。

【0102】上記のように構成される第1のサンプリン グ回路では、シフトレジスタ11の出力信号は、増幅回 路12において第1経路32aにより増幅されて同極性 30 のゲート入力電圧となり、n チャネルトランジスタ13 aのゲートに印加される。また、シフトレジスタ11の 出力信号は、増幅回路12において第1経路32aによ り増幅されるとともに反転されて逆極性のゲート入力電 圧となり、ロチャネルトランジスタ13bのゲートに印 加される。

【0103】そして、映像信号線VLに与えられている 映像信号が、サンプリングスイッチ13の導通により取 り込まれ、データ信号線SLに与えられる。このとき、 信号がnチャネルトランジスタ13aにより取り込ま れ、高電位側の映像信号が p チャネルトランジスタ 1 3 bにより取り込まれる。

【0104】以上のように、第1のサンプリング回路で は、第2経路32bにおける後段の2個の反転回路31 ・31に与える電源電圧 Vո ・ Vェ を他の反転回路31 …に与える電源電圧 V゚ 。 ・ V゚ 。 と異ならせることによ り、サンプリングスイッチ13の導通時におけるゲート 入力電圧を小さくすることができる。また、上記のよう に電源電圧のレベルをシフトさせることにより、小振幅 50 である。

に映像信号線VLに接続され、ドレインがともにデータ 信号線SLに接続されている。

【0100】ここで、電源電圧Vcc・Vss・Vpp・Ver の具体例について述べる。映像信号の振幅をViik、両 トランジスタ13a・13bの閾値電圧をそれぞれVia · V:。、サンプリングスイッチ13のオンマージン、オ フマージンをそれぞれV。』・V。ことすれば、電源電圧 $V_{cc} \cdot V_{ss} \cdot V_{dd} \cdot V_{ee} id$

... (9)

... (10)

... (11)

... (12)

の信号でも書き込みおよび保持が可能になる。それゆ え、耐圧の低い素子を用いた場合にも、回路特性が損な われることはない。

【0105】そして、第1のサンプリング回路は、電源 振幅が12Vであり、従来のサンプリング回路より低い 電圧で駆動することができる。したがって、耐圧が確保 できる範囲内で、サンプリング回路のチャネル長を小さ 20 くすることができ、ひいては素子のチャネル幅当たりの 駆動力を高めることが可能になる。それゆえ、より小さ い素子で回路を構成することができ、回路およびシステ ムの小型化や低消費電力化を図ることができる。

【0106】なお、上記の第1のサンプリング回路にお いて、増幅回路12における前段部分、第1経路32a および第2経路32bに設けられた反転回路31の数 は、それぞれ2個、4個、3個になっているが、これに 限定されることはない。すなわち、反転回路31の数 は、nチャネルトランジスタ13aとpチャネルトラン ジスタ13bとに与えられるゲート入力電圧が互いに逆 極性になるように、第1経路32aおよび第2経路32 bにおける反転回路31の数差が奇数となれば、いかな る組み合わせでもよい。

【0107】〔第2のサンプリング回路〕図8に示すよ うに、第2のサンプリング回路は、基本的には、第1の サンプリング回路と同様の構成であるが、電源の構成が 第1のサンプリング回路と異なっている。

【0108】すなわち、第1経路32aにおいては、後 段の2個の反転回路31・31に電源電圧Vcc・Vssが 上記のサンプリングスイッチ13では、低電位側の映像 40 与えられ、第2経路32bにおいては、後段の2個の反 転回路31・31に電源電圧Voo・Veeが与えられてい る。また、シフトレジスタ11には、電源電圧V_{*}・V 、が与えられている。さらに、シフトレジスタ11に続 く2段の反転回路31・31と、第1経路32aの前段 の1個の反転回路31および第2経路32bの前段の2 個の反転回路31・31とにも、電源電圧V₈・V₆が 与えられている。これは、上記の両反転回路31・31 に伝送される信号のレベルがシフトレジスタ11から出 力された信号のレベルと同一であることが望ましいから

【0109】電源電圧V_H・V_Lは、電源電圧V_{cc}・V ssと電源電圧Vpp・Veeとの中央値に設定されている。 また、電源電圧 $V_{cc} \cdot V_{ss}$ は、電源電圧 $V_{ii} \cdot V_{i}$ に対 してマイナス側にシフトした値に設定され、電源電圧V »»・Veeは、電源電圧Va・VLに対してプラス側にシ フトした値に設定されている。

19

$$V_{E} = (V_{cc} + V_{DD}) / 2$$

 $V_{L} = (V_{ss} + V_{EE}) / 2$

となる。したがって、前記の代表的な値に基づいた電源 電圧V_{*}・V_Lは、(13)式および(14)式により、

$$V_{H} = (4+8) / 2 = 6 (V)$$

 $V_i = (-8-4) / 2 = -6 (V)$

となる。これにより、電源振幅が12Vとなり、耐圧が 12 V以上の素子であれば、良好なサンプリング性能を 確保することができる。

【0111】このように、第2のサンプリング回路で は、それぞれ異なる値の電源電圧Vcc・Vss、電源電圧 $V_{\mathfrak{b}\mathfrak{b}} \cdot V_{\mathfrak{e}\mathfrak{e}}$ および電源電圧 $V_{\mathfrak{e}\mathfrak{e}} \cdot V_{\mathfrak{e}\mathfrak{e}\mathfrak{e}}$ を用いることによ り、第1のサンプリング回路と同様に、小振幅の信号の 書き込みおよび保持が可能であり、耐圧の低い素子を用 20 いた場合にも回路性能が損なわれることはない。

【0112】特に、第2のサンプリング回路では、上記 のように $V_{\epsilon} \cdot V_{\epsilon} e V_{\epsilon \epsilon} \cdot V_{\epsilon \epsilon} e V_{\epsilon \epsilon} \cdot V_{\epsilon \epsilon}$ との中間 値に設定することにより、電源電圧のシフト量 (2 V) を第1のサンプリング回路におけるシフト量(4V)の 半分にすることができる。

【0113】信号レベルのシフトは、反転回路31を入 力信号レベルとは異なる電圧レベルで駆動させることに より行なわれるが、このとき、信号レベルを変化させな い場合と比べて、信号の波形歪みや遅延時間が異なる場 30 合がある。それゆえ、上記のようにシフト量を小さくす るとともに、第1経路32aおよび第2経路32bで信 号レベルのシフトを行なうことにより、信号の波形歪み や遅延時間の差を小さくすることができる。また、電源 電圧のシフト量が第1のサンプリング回路の半分になる ので、反転回路31に流れる貫通電流に起因する消費電

$$V_{cc}' = (V_{cc} + V_{bb}) / 2$$

 $V_{ss}' = (V_{ss} + V_{EE}) / 2$

となる。したがって、前記の代表的な値に基づいた電源 電圧 V。。'・V。。' は、(13) 式および(14) 式により、 $V_{cc}' = (4+8) / 2 = 6$ (V)

 $V_{ss}' = (-8-4) / 2 = -6 \text{ (V)}$

となる。これにより、電源振幅が12Vとなり、耐圧が 12 V以上の素子であれば、良好なサンプリング性能を 確保することができる。

【0118】なお、第3のサンプリング回路において、 中央値(中間値)で駆動される反転回路31は1段であ ったが、これに限定されることはない。すなわち、複数 段の反転回路31…が同一あるいは異なる中間電圧で駆 動される構成であっても、上記の第3のサンプリング回 50 $\mathsf{V}_{ extsf{ iny p}}$ 。 $\mathsf{V}_{ extsf{ iny p}}$ との中央値に設定された電源電圧 $\mathsf{V}_{ extsf{ iny p}}$ "・ V

【0110】具体的には、電源電圧Vcc・Vss・Vsp・ V: は、それぞれ(9)式ないし(12)式で表され、前 述のように、例えば、 $V_{cc} = 4$ (V)、 $V_{ss} = -8$ た電源電圧Vェ・V」は、

... (14)

力の増大を抑制することができる。

【0114】〔第3のサンプリング回路〕図9に示すよ うに、第3のサンプリング回路は、基本的には、第1の サンプリング回路と同様の構成であるが、第2経路32 bにおける2段目の反転回路31が電源電圧Vcc・Vss および電源電圧 $V_{\mathfrak{p}\mathfrak{p}}$ ・ $V_{\mathfrak{e}\mathfrak{e}}$ と異なる電源電圧 $V_{\mathfrak{e}\mathfrak{e}}$ '・ V,,, により駆動されている。

【0115】電源電圧Vcc'・Vss'は、電源電圧Vcc・ V_{ss} と電源電圧 $V_{ exttt{DD}}$ ・ $V_{ exttt{EE}}$ との中央値に設定されてい る。したがって、第2経路32bを通過する信号は、2 段目の反転回路31で一旦中間レベルにシフトされた後 に、出力段の反転回路31でサンプリングスイッチ13 への所要入力レベルにシフトされる。

【0116】このように、第3のサンプリング回路で は、電源レベルを異ならせることにより、第1のサンプ リング回路と同様に、耐圧の低い素子を用いた場合の回 路性能が損なわれることはない。また、第3のサンプリ ング回路では、第2経路32bで信号を一旦中間レベル にシフトさせるので、反転回路31の1段当たりのシフ ト量が小さくなる。それゆえ、第3のサンプリング回路 によれば、第2のサンプリング回路と同様に、信号の波 形歪みおよび遅延時間の差を小さくすることができると ともに、消費電力の増大を抑えることができる。

【0117】ところで、具体的な電源電圧Vcc・Vss・ Vո,・Vո,は、それぞれ(9)式ないし(12)式で表さ れ、例えば、 $V_{cc}=4$ (V)、 $V_{ss}=-8$ (V)、 V_{nn} =8 (V)、V_{EE}=-4 (V)となる。また電源電圧V 。。゚・V。。゚は、

... (16)

路と同等の機能を有する。

【0119】また、第3のサンプリング回路は、第1の サンプリング回路の構成に中間値の電源電圧を適用した 構成であるが、第2のサンプリング回路にも、中間値の 電源電圧を適用することができる。

【0120】具体的には、図8に示す第1経路32aに おける2段目の反転回路31が、図示はしないが電源電 圧V₈・V₁と電源電圧V_{cc}・V_{ss}との中央値に設定さ れた電源電圧 V゜'・V'、'により駆動されている。ま た、例えば、第2経路32bにおける3段目の反転回路 31が、図示はしないが電源電圧V_{*}・V_{*}と電源電圧 , "により駆動されている。

【0121】したがって、第1経路32aを通過する信号は、2段目の反転回路31で一旦中間レベルにシフトされた後に、出力段の反転回路31でnチャネルトランジスタ13aへの所要入力レベルにシフトされる。一方、第2経路32bを通過する信号は、3段目の反転回路31で一旦中間レベルにシフトされた後に、出力段の反転回路31でpチャネルトランジスタ13bへの所要入力レベルにシフトされる。

【0122】 [第4のサンプリング回路] 第4のサンプ 10リング回路は、基本的には、第1のサンプリング回路と同様の構成であるが、図10に示すように、反転回路 31…はすべて同一の電源電圧 V_{DD} ・ V_{SS} で駆動されている。また、第1のサンプリング回路と同様に、第2経路 32bにおいて信号レベルをシフトさせるようになっている。なお、図10においては、増幅回路 12内の一部の回路(信号が分岐する部分および信号レベルが変化する部分)のみを示している。

【0123】第4のサンプリング回路において、各反転回路31は、直列に接続されて反転機能を司るnチャネ 20ルトランジスタ31aおよびpチャネルトランジスタ31bを有している。また、各反転回路31…の内部には、電圧リミッタが設けられており、この電圧リミッタにより出力レベルが制限されるようになっている。電圧リミッタは、ゲートとソースとが短絡されたnチャネルトランジスタ31cおよびpチャネルトランジスタ31dにより構成されており、上記の両トランジスタ31a・31bの電源側が接地側あるいはその両方に設けられている。電源側では、nチャネルトランジスタ31cが設けられ、接地側では、pチャネルトランジスタ31d 30が設けられている。

【0124】上記の電圧リミッタは、nチャネルトランジスタ31cおよびpチャネルトランジスタ31dの閾値電圧分だけシフトさせた電圧を生成する機能を有する。これにより、nチャネルトランジスタ31aおよびpチャネルトランジスタ31bには、反転回路31の駆動電圧よりも低い電圧が印加されることになる。したがって、反転回路31の出力レベルは、両トランジスタ31a・31bに実質的に印加された電圧レベルに一致する。

【0125】シフトレジスタ11を構成するクロックト 反転回路21および反転回路22に電圧リミッタが組み込まれる場合、シフトレジスタ11に印加される電源電圧は、上記の反転回路31…に与えられる電源電圧と同様に V_{DD} ・ V_{SS} である。また、両反転回路21・22に電圧リミッタが組み込まれない場合、シフトレジスタ11に印加される電源電圧は、第1のサンプリング回路と同様に V_{CC} ・ V_{SS} である。

【0126】このように、第4のサンプリング回路で フトが行なわれる。それゆえ、耐圧の低い素子を用いたは、第2経路32bにおける反転回路31…の実質的な 50 場合に回路性能が損なわれることがない。また、電源電

駆動電圧すなわち電圧リミッタで制限された電圧を、他の回路(シフトレジスタ11等)の実質的な駆動電圧に対してプラス側にシフトさせている。それゆえ、第1のサンプリング回路と同様の電圧シフトが行なわれ、耐圧の低い素子を用いた場合にも回路性能が損なわれることはない。

22

[0127] また、第4のサンプリング回路によれば、 増幅回路12の電源が1系統だけですむので、電源回路 および電源ライン等の電源システムの簡素化が可能になる。加えて、シフトレジスタ11に電圧リミッタを設けることにより、シフトレジスタ11および増幅回路12 の電源システムの簡素化を図ることができる。

【0128】なお、反転回路31内に組み込まれる電圧リミッタは、1個に限らず、所望の電圧レベルにシフトするように、複数個が直列に接続されたものであってもよい。また、電圧リミッタの数は、電源側と接地側とで異なっていてもよい。また、第4のサンプリング回路は、第1のサンプリング回路だけでなく、第3のサンプリング回路にも適用が可能である。

【0129】〔第5のサンプリング回路〕第5のサンプリング回路は、基本的には、第2のサンプリング回路と同様の構成であるが、図11に示すように、反転回路31…はすべて同一の電源電圧V_D。・V_{SS}で駆動されている。また、第2のサンプリング回路と同様に、第1経路32aおよび第2経路32bにおいて信号レベルをシフトさせるようになっている。なお、図10においては、増幅回路12内の一部の回路(信号が分岐する部分および信号レベルが変化する部分)のみを示している。

【0130】第5のサンプリング回路においても、第4のサンプリング回路と同様に、各反転回路31…の内部には電圧リミッタが設けられており、この電圧リミッタにより出力レベルが制限されるようになっている。したがって、反転回路31の出力レベルは、両トランジスタ31a・31bに実質的に印加された電圧レベルに一致する。

【0131】シフトレジスタ11を構成するクロックト 反転回路21および反転回路22に電圧リミッタが組み 込まれる場合、シフトレジスタ11に印加される電源電 圧はV_{DD}・V_{SS}である。また、シフトレジスタ11に電 40 圧リミッタが組み込まれない場合、シフトレジスタ11 に印加される電源電圧は、第2のサンプリング回路と同様にV_H・V_Lである。

【0132】第5のサンプリング回路では、第1経路32aと第2経路32bとにおける反転回路31の実質的な駆動電圧(電圧リミッタにより制限された電圧)を、他の回路(シフトレジスタ11等)の実質的な駆動電圧に対して、それぞれマイナス側とプラス側とにシフトさせているので、第2のサンプリング回路と同様の電圧シフトが行なわれる。それゆえ、耐圧の低い素子を用いた場合に回路性能が損なわれることがない。また、電源電

【0138】なお、第6のサンプリング回路において も、反転回路31内に組み込まれる電圧リミッタの数や 配置位置は、上記の構成に限定されない。

24

圧のシフト量が小さいので、信号の波形歪みおよび遅延 時間の差の抑制を小さくすることができるとともに、消 費電力の増大を抑えることができる。

【0133】また、第5のサンプリング回路によれば、 第4のサンプリング回路と同様、増幅回路12の電源が 1系統だけですむので、電源回路および電源ライン等の 電源システムの簡素化が可能になる。加えて、シフトレ ジスタ11に電圧リミッタを設けることで、より電源シ ステムの簡素化を図ることができる。

【0134】なお、第5のサンプリング回路でも、反転 10 回路31内に組み込まれる電圧リミッタは、所望の電圧 レベルにシフトするように、複数個が直列に接続された ものであってもよい。また、電圧リミッタの数は、電源 側と接地側とで異なっていてもよい。さらに、第5のサ ンプリング回路は、第2のサンプリング回路だけでな く、第2のサンプリング回路に適用される第3のサンプ リング回路についても適用が可能である。

【0135】〔第6のサンプリング回路〕図12に示す ように、第6のサンプリング回路は、シフトレジスタ1 1およびシフトレジスタ11に接続される2段の反転回 20 界効果トランジスタが形成される構成になっている。 路 $31 \cdot 31$ には、電源電圧 $V_{ii} \cdot V_{ij}$ が印加され、分 岐回路32における反転回路31…には、すべて電源電 圧V_b,・V_ssが印加されている。また、分岐回路32に おける反転回路31…は、第5のサンプリング回路の反 転回路31と同様に電圧リミッタを有している。したが って、第6のサンプリング回路は、第2および第5のサ ンプリング回路を部分的に組み合わせたものと見なすこ とができる。

【0136】この第6のサンプリング回路でも、第1経 路32aと第2経路32bとにおける反転回路31の実 30 質的な駆動電圧を、他の回路の実質的な駆動電圧に対し て、それぞれマイナス側とプラス側とにシフトさせてい るので、第2のサンプリング回路と同様の電圧シフト行 なわれる。それゆえ、第2のサンプリング回路と同様の 効果を得ることができる。また、電圧リミッタを設ける ことにより、第5のサンプリング回路と同様の効果を得 ることができる。

【0137】ところで、反転回路31等に電圧リミッタ を内蔵させた場合、電圧リミッタにより供給電流が制限 され、回路の遅延時間が大きくなるという問題が発生す ることがある。しかし、第6のサンプリング回路によれ ば、シフトレジスタ11を構成する回路には電圧リミッ 夕が設けられないので、シフトレジスタ11は、動作速 度が遅延することはなく、高速動作を維持することがで きる。また、シフトレジスタ11より後段の回路におい ては、たとえ遅延が生じても、シフトレジスタ11の各 出力に対してその遅延が均一であれば、映像信号を取り 込むタイミングをそれぞれずらすことで対応することが できるので、第6のサンプリング回路の性能に何ら支障 を来すことはない。

【0139】また、第6のサンプリング回路では、シフ トレジスタ11に続く2段の反転回路31・31に印加 される電源電圧も、V_E・V_Lに限定されない。例え ば、これらの反転回路31・31は、第1経路32aの 1段目の反転回路31と同様に電源電圧 V。」・V。、が印 加されるとともに電圧リミッタが設けられる。

【0140】〔サンプリング回路用トランジスタ〕続い て、前述の第1ないし第6のサンプリング回路を構成す るトランジスタについて説明する。なお、前記の画素 4 は、このトランジスタにより構成されてもよいし、他の 構成であってもよい。

【0141】このトランジスタは、図13に示すよう に、多結晶シリコン薄膜トランジスタ(以降、p-Si薄膜 トランジスタと称する)であり、ガラス基板41上に形 成された多結晶シリコン薄膜(以降、p-Si薄膜と称す る) 42にMIS (Metal Insulator Semiconductor) 電

【0142】p-Si薄膜42上には、ゲート絶縁膜として のシリコン酸化膜43を介してゲート電極44が形成さ れ、p-Si薄膜42においてゲート電極44で覆われた以 外の領域に不純物イオンが注入されて、ソース電極45 およびドレイン電極46が形成されている。そして、シ リコン酸化膜43およびゲート電極44を覆うように層 間絶縁膜としてのシリコン窒化膜47が形成され、シリ コン窒化膜47の隙間からソース電極45とドレイン電 極46とにそれぞれ達する金属配線48・48が形成さ れている。

【0143】上記のように構成されるp-Si薄膜トランジ スタは、ICにおける基板に相当するものを有していな いので、ソース電位によりトランジスタの閾値が変化す る、いわゆる基板効果を生じることがない。したがっ て、前述の電圧リミッタを付加することによって、反転 回路31に実効的に印加される電圧が変化しても、反転 回路31の反転特性に基板効果の影響が及ぶことはな

【0144】また、従来では、p-Si薄膜トランジスタは 素子の耐圧が低いことから、それを用いて良好な特性の サンプリング回路を構成することが困難であった。これ に対し、第1ないし第6のサンプリング回路において は、低い耐圧の素子を用いることができ、本p-Si薄膜ト ランジスタの上記の特徴を有効に活用することができ る。

【0145】なお、上記の構造では、p-Si薄膜トランジ スタを例示したが、これに限らず、薄膜トランジスタで あれば、多結晶シリコン以外の材料を用いたトランジス 夕であってもよい。その一例としては、例えば、上記の 50 p-Si薄膜トランジスタにおいてp-Si薄膜42の代わりに

単結晶シリコン薄膜が用いられた単結晶シリコン薄膜トランジスタが挙げられる。また、この場合の薄膜トランジスタの構造としては、図13に示したスタガー構造に限らず、逆スタガー構造等の他の構造であってもよい。

【0146】〔サンプリング回路の液晶表示装置への適用〕図4に示す点順次駆動方式のアクティブマトリクス型液晶表示装置では、映像信号をデータ信号線SLに書き込む期間が数十ナノ秒~数百ナノ秒というように非常に短く、また、データ信号線SLでの保持時間が数十マイクロ秒以上必要とされる。

【0147】また、一般に、液晶表示装置では、液晶の 劣化を防ぐために液晶を反転駆動する必要があり、液晶 駆動電圧を5Vとすると、映像信号の幅が10Vとなる。このように大きな振幅の信号を、高速に書き込み、かつ長期にわたって保持するには、より大きな駆動信号をサンプリングスイッチ13に与えなければならない。このとき、増幅回路12は、内蔵する各素子の耐圧が十分高くなければ、大きな駆動信号を発生することができなくなる。

【0148】これに対し、第1ないし第6のサンプリン 20 グ回路を液晶表示装置に適用すれば、サンプリングスイッチ13におけるトランジスタ13a・13bに印加される電圧が低いので、低耐圧の素子を用いても、十分な 書き込み性能および保持性能を維持することができる。

【0149】一方、図7に示す線順次駆動方式のアクティブマトリクス型液晶表示装置でも同様に、映像信号をサンプリング容量16に書き込む期間が、数十ナノ秒~数百ナノ秒というように非常に短く、また、サンプリング容量16での保持時間が数十マイクロ秒以上必要とされる。線順次駆動方式では、点順次駆動方式に比べて負30荷容量が小さいため書き込みはやや容易になる反面、保持が難しくなる。したがって、第1ないし第6のサンプリング回路を液晶表示装置に適用すれば、線順次駆動方式の液晶表示装置においても、点順次駆動方式の場合と同様の効果が期待できる。

【0150】上記のように、第1ないし第6のサンプリング回路を採用すれば、高精度で映像信号の書き込みおよび保持を行なうことができ、この結果、液晶表示装置が表示品位の優れた、高階調の画像を表示することができるようになる。特に、近年、開発が進められている画 40素アレイと駆動回路とが同一基板上に一体形成されたモノリシック構造の液晶表示装置においては、駆動回路の素子として特性の劣った薄膜トランジスタを用いるため、上記の効果がより発揮される。

【0151】また、モノリシック構造の液晶表示装置の大型化のために、基板として安価なガラスを用いた場合には、その歪み点(約600℃)以下の温度で素子を製造する必要があるが、そのようなプロセスで製造された素子は性能が劣っている。したがって、この場合にも上記の効果がより発揮される。加えて、ガラス基板上に前50

述のような駆動回路が形成され、その基板を画素アレイ を構成した基板上に実装する場合にも、同様の効果を得 ることができる。

【0152】なお、上記の例では、サンプリング回路のアクティブマトリクス型液晶表示装置への適用について述べたが、これに限らず、アクティブマトリクス駆動方式であれば他の表示装置にも適用が可能である。他の表示装置としては、例えば、プラズマディスプレイ、LEDディスプレイ、ELディスプレイ等が挙げられる。

10 [0153]

【発明の効果】以上のように、本発明の請求項1に記載のサンプリング装置は、以上のように、一定周期のタイミング信号を発生するタイミング発生回路と、並列に接続された n チャネルトランジスタと p チャネルトランジスタと p チャネルトランジスタと p チャネルトランジスタと p チャネルトランジスタと p チャネルトランジスタ c M O S 構成のサンプリングスイッチと、上記タイミング発生回路と、上記反転回路を含み、上記タイミング発生回路からのタイミング信号を 2 つの経路に分岐させてそれぞれを上記サンプリングスイッチにおける n チャネルトランジスタのゲートとに与える分岐回路とを備え、上記両経路のいずれか一方を通過するタイミング信号の上記サンプリングスイッチへの入力レベルが上記タイミング発生回路の出力レベルと異なるように上記反転回路の出力レベルが設定されている構成である。

【0154】サンプリングスイッチでは、低電位側の映像信号がnチャネルトランジスタにより書き込まれ、高電位側の映像信号がpチャネルトランジスタにより書き込まれるので、導通状態時にはあまり大きな電圧は必要ない。このため、分岐回路でいずれか一方の経路を通過するタイミング信号をタイミング発生回路の出力レベルと異なるようにレベルシフトさせることにより、サンプリングスイッチの両トランジスタには必要最低限の電圧が印加されることになり、その電圧振幅を小さくすることができる。

【0155】それゆえ、サンプリングスイッチおよびその前段の回路(反転回路等)を構成する素子に印加される電圧を低くすることができる。したがって、請求項1に記載のサンプリング回路を採用すれば、耐圧の低い素子で構成されたサンプリングスイッチによっても、信号の十分な書き込みおよび保持を可能にすることができるという効果を奏する。

【0156】本発明の請求項2に記載のサンプリング回路は、上記請求項1に記載のサンプリング回路であって、上記両経路のいずれか一方において入力段の反転回路と出力段の反転回路とにそれぞれ異なる駆動電圧が与えられる構成である。

【0157】これにより、反転回路の出力レベルが反転回路の駆動電圧により決まるので、一方の経路においては、入出力段の間でタイミング信号のレベルがシフトさ

れる。したがって、請求項2に記載のサンプリング回路 を採用すれば、反転回路の駆動するための電源の出力を 複数系統にするだけで、簡単にタイミング信号のレベル シフトを行なうことができるという効果を奏する。

【0158】本発明の請求項3に記載のサンプリング回 路は、上記請求項2に記載のサンプリング回路であっ て、上記駆動電圧が最高値および最低値の2つの値に設 定される構成であるので、反転回路を駆動するための電 源の出力も2系統になる。したがって、請求項3に記載 のサンプリング回路を採用すれば、電源の構成の簡素化 10 を図ることができるという効果を奏する。

【0159】本発明の請求項4に記載のサンプリング回 路は、上記請求項2に記載のサンプリング回路であっ て、上記両経路のいずれか一方において入力段の反転回 路と出力段の反転回路との間に設けられる反転回路に入 出力段の両反転回路に与えられる駆動電圧の中間値の駆 動電圧が与えられる構成である。

【0160】これにより、タイミング信号が、一方の経 路において入力段から出力段まで徐々にレベルシフトさ れるので、各段の反転回路間のシフト量を小さくするこ とができる。したがって、請求項4に記載のサンプリン グ回路を採用すれば、上記のようにシフト量が小さくな ることで、信号をシフトさせない場合との信号の波形歪 みおよび遅延時間の差を小さくすることができるととも に、消費電力の増大を抑えることができるという効果を 奏する。

【0161】本発明の請求項5に記載のサンプリング回 路は、一定周期のタイミング信号を発生するタイミング 発生回路と、並列に接続されたnチャネルトランジスタ とpチャネルトランジスタとからなるCMOS構成のサ 30 ンプリングスイッチと、上記タイミング発生回路と上記 サンプリングスイッチとの間に設けられた複数段の反転 回路と、上記反転回路を含み、上記タイミング発生回路 からのタイミング信号を2つの第1および第2経路に分 岐させてそれぞれを上記サンプリングスイッチにおける nチャネルトランジスタのゲートとpチャネルトランジ スタのゲートとに与える分岐回路とを備え、上記第1お よび第2経路を通過するタイミング信号の上記サンプリ ングスイッチへの入力レベルが上記タイミング発生回路 転回路の出力レベルが設定されている構成である。

【0162】これにより、分岐回路において、第1およ び第2経路を通過するタイミング信号は、反転回路によ りレベルシフトされ、サンプリングスイッチへの入力レ ベルがタイミング発生回路の出力レベルと異なる値とな り、かつそれぞれ異なる値になる。それゆえ、請求項5 に記載のサンプリング回路でも、請求項1に記載のサン プリング回路と同様に駆動電圧を低くすることが可能と なる。

グ回路を採用すれば、耐圧の低い素子で構成されたサン プリングスイッチによっても信号の十分な書き込みおよ び保持を行なうことができるとともに、電圧レベルのシ フト量を小さくして貫通電流による消費電力の増大を抑 えることができるという効果を奏する。

【0164】本発明の請求項6に記載のサンプリング回 路は、上記請求項5に記載のサンプリング回路であっ て、上記第1経路において入力段の反転回路に出力段の 反転回路より高い駆動電圧が与えられる一方、上記第2 経路において入力段の反転回路に出力段の反転回路より 低い駆動電圧が与えられる構成である。

【0165】これにより、タイミング信号が、第1経路 において低くなるようにレベルシフトされ、第2経路に おいて高くなるようにレベルシフトされるので、nチャ ネルトランジスタとロチャネルトランジスタとには、そ れぞれ低い電圧と高い電圧とが与えられる。したがっ て、請求項6に記載のサンプリング回路によっても、同 様に信号の十分な書き込みおよび保持を可能にすること

【0166】本発明の請求項7に記載のサンプリング回 路は、上記請求項6に記載のサンプリング回路であっ て、上記第1および第2経路における駆動電圧がそれぞ れ最高値および最低値の2つの値に設定される構成であ

【0167】これにより、反転回路の出力レベルが反転 回路の駆動電圧により決まるので、第1および第2経路 においては、入出力段の間でタイミング信号のレベルが シフトされる。したがって、請求項7に記載のサンプリ ング回路を採用すれば、反転回路の駆動するための電源 の出力を複数系統にするだけで、簡単にタイミング信号 のレベルシフトを行なうことができるという効果を奏す

【0168】本発明の請求項8に記載のサンプリング回 路は、上記請求項6に記載のサンプリング回路であっ て、上記第1および第2経路において入力段の反転回路 と出力段の反転回路との間に設けられる反転回路に入出 力段の両反転回路に与えられる駆動電圧の中間値の駆動 電圧が与えられる構成である。

【0169】これにより、タイミング信号が、第1およ の出力レベルと異なり、かつ互いに異なるように上記反 40 び第2経路において入力段から出力段まで徐々にレベル シフトされるので、第1および第2経路によるタイミン グ信号のシフト量をそろえることができるとともに、各 段の反転回路間のシフト量を小さくすることができる。 【0170】したがって、請求項8に記載のサンプリン グ回路を採用すれば、第1および第2経路の間での信号 の波形歪みおよび遅延時間の差を小さくすることができ るとともに、消費電力の増大を抑えることができるとい う効果を奏する。

【0171】本発明の請求項9に記載のサンプリング回 【0163】したがって、請求項5に記載のサンプリン 50 路は、上記請求項1または5に記載のサンプリング回路

であって、上記分岐回路における反転回路のすべては、 同一の駆動電圧が与えられるとともに、駆動電圧を制限 する電圧リミッタが設けられている構成である。

【0172】これにより、分岐回路におけるすべての反 転回路が同一の駆動電圧で駆動されるので、それらの反 転回路を駆動するための電源の出力を1系統にするだけ でよい。また、反転回路に電圧リミッタが設けられるこ とにより、反転回路の出力レベルをそれぞれ異ならせる ことができ、請求項1または5に記載のサンプリング回 路と同様な信号のレベルシフトを実現することができ る。したがって、請求項9に記載のサンプリング回路を 採用すれば、信号の十分な書き込みおよび保持を可能に するだけでなく、電源の構成の簡素化を図ることができ るという効果を奏する。

【0173】本発明の請求項10に記載のサンプリング 回路は、上記請求項2、3、4、6、7、8または9に 記載のサンプリング回路であって、上記タイミング発生 回路および上記反転回路を構成する各素子が薄膜トラン ジスタからなる構成である。

【0174】これにより、単結晶基板上のトランジスタ 20 に比べて特性が劣る薄膜トランジスタにより上記各素子 が形成されるが、上記各素子の耐圧が低い請求項2、 3、4、6、7、8または9のいずれかに記載のサンプ リング回路に好適である。したがって、請求項10に記 載のサンプリング回路を採用すれば、薄膜トランジスタ により耐圧の低さを補うことができ、サンプリング回路 の低コスト化を容易に図ることができるという効果を奏 する。

【0175】本発明の請求項11に記載の画像表示装置 は、マトリクス状に配されて表示を行なう画素と、画素 30 にデータを書き込むデータ信号線と、請求項10に記載 のサンプリング回路を有し、上記サンプリングスイッチ が上記タイミング発生回路により発生したタイミング信 号に同期して上記データ信号線にデータを与えるデータ 信号線駆動回路とを備えている構成であるので、映像信 号の十分な書き込みと保持とを行なうことができ、表示 品位の優れた画像の表示が可能になるという効果を奏す

【0176】本発明の請求項12に記載の画像表示装置 は、上記請求項11に記載の画像表示装置であって、少 なくとも上記画素および上記データ信号線駆動回路が絶 縁基板上に形成された多結晶シリコン薄膜または単結晶 シリコン薄膜上に設けられている構成である。

【0177】これにより、絶縁基板上に形成された多結 晶シリコン薄膜または単結晶シリコン薄膜上に設けられ た画素およびデータ信号線駆動回路は、素子特性の点で 単結晶基板上のシリコントランジスタに比べて劣るが、 サンプリング回路の各素子の耐圧の低さを補うことがで きる。したがって、請求項12に記載の画像表示装置を 採用すれば、大画面化に伴う画素トランジスタの駆動力 50 サンプリング回路を構成する薄膜トランジスタの構造を

向上、駆動用ICの実装コストの低減等を容易に図るこ とができるという効果を奏する。

30

【0178】本発明の請求項13に記載の画像表示装置 は、上記請求項12に記載の画像表示装置であって、上 記絶縁基板がガラス基板であり、上記各素子が600℃ 以下のプロセス温度で製造されている構成であるので、 各素子は、特性が単結晶基板上のシリコントランジスタ に比べて劣るが、サンプリング回路の耐圧の低さを補う ことができる。したがって、請求項13に記載の画像表 10 示装置を採用すれば、サンプリング回路の低コスト化を 容易に図ることができるという効果を奏する。

【0179】本発明の請求項14に記載の画像表示装置 は、上記請求項11、12または13に記載の画像表示 装置であって、上記画素が液晶素子を有している液晶表 示装置であるので、信号を高速で書き込みかつ保持を行 なう場合においても、低耐圧の素子を用いたサンプリン グ回路が好適である。したがって、請求項14の画像表 示装置を採用すれば、高精度で映像信号の書き込みおよ び保持が可能となり、高品位の画像を表示することがで きるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施例における第1のサンプリング 回路の構成を示す回路図である。

【図2】本発明の一実施例に係る画像表示装置の構成を 示すプロック図である。

【図3】図2の画像表示装置における画素の構成を示す 回路図である。

【図4】図2の画像表示装置に適用される点順次駆動方 式のデータ信号線駆動回路の構成を示すプロック図であ

【図5】図2の画像表示装置におけるデータ信号線駆動 回路に設けられるシフトレジスタの構成を示す回路図で ある。

【図6】図5のシフトレジスタに用いられるクロックト 反転回路およびその詳細な構成を示す回路図である。

【図7】図2の画像表示装置に適用される線順次駆動方 式のデータ信号線駆動回路の構成を示すプロック図であ

【図8】本発明の一実施例における第2のサンプリング 回路の構成を示す回路図である。

【図9】本発明の一実施例における第3のサンプリング 回路の構成を示す回路図である。

【図10】本発明の一実施例における第4のサンプリン グ回路の構成を示す回路図である。

【図11】本発明の一実施例における第5のサンプリン グ回路の構成を示す回路図である。

【図12】本発明の一実施例における第6のサンプリン グ回路の構成を示す回路図である。


【図13】本発明の一実施例における第1ないし第6の


示す縦断面図である。			3 1	反転回路
【図14】従来のサンプリング回路の構成を示す回路図			3 1 c	n チャネルトランジスタ(電圧リ
である。			ミッタ)	
【図15】図14のサンプリング回路に用いられる反転			3 1 d	pチャネルトランジスタ(電圧リ
回路およびその詳細な構成を示す回路図である。			ミッタ)	
【図16】従来の他のサンプリング回路の構成を示す回			3 2	分岐回路
路図である。			3 2 a	第1経路
【符号の説明】			3 2 b	第2経路
3	データ信号線駆動回路		4 1	ガラス基板(絶縁基板)
4	画素	10	4 2	多結晶シリコン薄膜
6 a	液晶容量(液晶素子)		SL	データ信号線
1 1	シフトレジスタ(タイミング発生		$V_{cc} \cdot V_{ss}$	電源電圧(駆動電圧)
回路)			$V_{DD} \cdot V_{EE}$	電源電圧(駆動電圧)
13~15	サンプリングスイッチ		$V_{H} \cdot V_{L}$	電源電圧(駆動電圧)
1 3 a	nチャネルトランジスタ		V_{cc} ' $\cdot V_{ss}$ '	電源電圧(駆動電圧)
1 3 b	pチャネルトランジスタ			


[図1]


[図3]


/CLK























【図12】

